马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x

上期我们聊到了电流镜的常见结构，错过的可以回顾一下。

http://bbs.eetop.cn/thread-623248-1-1.html

接上期，我们都知道，利用图1中级联结构，可以有效地提高其小信号输出阻抗，其输出阻抗增加的倍数约为gm2rds2，约为共栅管M2的本征增益。该本征增益通常会远远大于1。

登录/注册后可看大图

自偏置下0.jpg (512.52 KB, 下载次数:

178)

下载附件

保存到相册

2017-3-10 19:37 上传

图1

上期中的图(i)的源极退化电流镜结构就是通过源极的串联电阻，提高整体的输出阻抗，但存在着比较明显的缺点，该电阻通常较大，会显著减小输出电压摆幅。

利用某Foundry的90nm工艺节点模型，图2为1.2V标准阈值器件的本征增益和沟道长度的关系。一般来说，栅长越大，其本征增益越高，

登录/注册后可看大图

自偏置下1.jpg (309.95 KB, 下载次数:

166)

下载附件

保存到相册

2017-3-10 19:37 上传

图2

对于固定W和L，图3中，增大的偏置电流会使器件从弱反到强反型，从而使器件从亚阈值区进入饱和区。其本征增益会稍微减小，如图3所示。

登录/注册后可看大图

自偏置下2.jpg (303.9 KB, 下载次数:

164)

下载附件

保存到相册

2017-3-10 19:37 上传

图3

器件的阈值和栅长密切相关，表现为反向短沟道效应（Reverse short-channel effect）。图4是低阈值、标准阈值和高阈值1.2V器件的阈值变化情况。随着栅长的减小，阈值都有不同程度的增加。这也是先进工艺中，电源电压在下降，但模拟电路中选择的器件栅长并不能按比例shrink缩小的原因。

登录/注册后可看大图

自偏置下3.jpg (387.62 KB, 下载次数:

172)

下载附件

保存到相册

2017-3-10 19:38 上传

图4

图5列出了Self Cascode CM的实现思路及方式。这里提出了几种可能，其中方案1)利用同一类型器件不同L去实现，也是Ichiro专利提到的思路。其中方案2)也是目前文献中提到的性能较好实现方式。方案3)是我想到的利用部分工艺提供的不同阈值的器件组合来实现。

登录/注册后可看大图

自偏置下4.jpg (215.81 KB, 下载次数:

178)

下载附件

保存到相册

2017-3-10 19:38 上传

图5

下边具体分析下，上述3种实现方案。

1）Ichiro在其专利中提到的方法，其解释是利用M2的沟道比M1的沟道短

，从而M2管阈值小于M1管，利用阈值差，使M1工作在临界饱和，从而得到较大的输出阻抗。

注：在这一点上我保留意见，因为先进工艺中往往表现出RSCE使得短沟道具有较大的阈值。

这里对比了同样面积条件下单管和拆分的管子的I-V特性。测试环境如图6所示后续也会用到这个测试电路作为对比。这里选择了W=0.3u，总的栅长L=1.5u，镜像500nA的电流。实际应用中根据需要，选择合适的尺寸。

登录/注册后可看大图

自偏置下5.jpg (152.11 KB, 下载次数:

170)

下载附件

保存到相册

2017-3-10 19:38 上传

图6

图7是方案1)中，I-V特性的对比，其中黑色为单管M0b的漏极电流；红色、黄色和绿色为不同尺寸拆分情况下M2b的漏极电流。

红色情况下输出阻抗提升比较明显，这也是最简单的一种self cascode结构，通过拆分，能够提高输出阻抗。注意，这种情况下，M1管沟道较短，其阈值较M2管大很多。当总的栅长较大时，情况会稍有不同，阈值差别不大，需要用方案2）来实现。

登录/注册后可看大图

自偏置下6.jpg (429.48 KB, 下载次数:

229)

下载附件

保存到相册

2017-3-10 19:39 上传

图7

2）这也是一种常见的实现方式，M1管和M2管尺寸相同，M2管个数是M1的整数倍m。

同样利用图6的测试环境，这次M0、M1和M2的W/L=0.3/1.5u，改变M2和M1的个数比。得到如图8所示的I-V特性。

登录/注册后可看大图

自偏置下7.jpg (445.9 KB, 下载次数:

164)

下载附件

保存到相册

2017-3-10 19:39 上传

图8

虽然对比有些不公平，毕竟面积大很多，但可以看到这种方式还是能够大幅度的提高其输出阻抗，并表现出了较小的饱和电压从而增大了输出摆幅。其中M1工作在线性区或临界饱和，M2一般会工作在亚阈值区。

登录/注册后可看大图

自偏置下8.jpg (654.75 KB, 下载次数:

154)

下载附件

保存到相册

2017-3-10 19:39 上传

图9

图9是一种版图实现方式，这里M2和M1的比例为3:1。

3）方案3)的实现方式，适用于提供的多种阈值的逻辑器件（90nm以下）的工艺。从图4看到，hvt器件阈值会比rvt多出几十毫伏电压。利用阈值差，可以促使M1管工作在临界饱和区，从而得到较大的输出阻抗。

登录/注册后可看大图

自偏置下9.jpg (466.94 KB, 下载次数:

172)

下载附件

保存到相册

2017-3-10 19:40 上传

图10

总结图5中的方案的优缺点如下图表所示。实际应用中需要根据情况选择。多实践，多总结。

登录/注册后可看大图

自偏置下10.jpg (299.32 KB, 下载次数:

175)

下载附件

保存到相册

2017-3-10 19:40 上传

图11

好了，这期的内容的就到这里了，下次再见。

也请关注俺的微信公众号，能第一时间看到我的学习分享内容哟~

登录/注册后可看大图

微信二维码.jpg (50.32 KB, 下载次数:

162)

下载附件

保存到相册

2017-3-10 19:41 上传